跳到主要內容
 
:::

專欄文章

【十分鐘看懂】電源遞送網路設計

2020-06-20 伍吉嘉

0

0

1050

本文歡迎連結!為尊重智慧財產,引用請註明出處。

 

隨著科技的進步,電源完整性的問題愈來愈被重視,而電源完整性的議題可以分為四個層面,分別為:晶片、晶片封裝、電路板及系統層面。

   

電路板上,一般會有電壓調節模組(Voltage Regulator Module, VRM)、積體電路(Integrated Circuit, IC),和其他的元件,在VRM端附近會放置容值較大的Bulk電容,來保持電源供應電壓的穩定,而IC端附近會放置一些去耦合電容,因為當IC內部做切換時會產生較大的瞬態電流,流經電路上的電阻電感,電源遞送網路的電壓會產生波動和變化,因此電路板的電源完整性設計在於要有良好的電源遞送網路設計。

圖一、電路板示意圖 

圖一、電路板示意圖

解決電源完整性的方法,有四種,分別為(1)降低上時脈的切換時間、(2)減少電流切換速度、(3)減少串聯電感、(4)擺放多顆電容,而方法(1)與方法(2)對於現在高速電路的設計與運用不太實際,所以最適當的方法應該是方法(3)或方法(4),而業界最常使用的方式為方法(4)

良好電源遞送網路的設計,在於如何兼顧IC的工作電壓與成本,因此板廠會定義出一個目標阻抗(Target Impedance),我們期望我們設計出的電源遞送網路阻抗可以低於目標阻抗之下,目標阻抗設計太高IC無法正常運作,而阻抗設計太低成本高。

要使電源遞送網路的阻抗低於目標阻抗,我們需要去擺放去耦合電容,而電容的擺放有兩種方法,一種為放置相同容值的去耦合電容,如圖二,另一種為放置不同的容值,如圖三所示。

 圖二、擺放相同容值去耦合電容的阻抗圖

圖二、擺放相同容值去耦合電容的阻抗圖

圖三、擺放不同容值去耦合電容的阻抗圖 

圖三、擺放不同容值去耦合電容的阻抗圖

  

參考資料

[1] Henry W. Ott. (1976). Electromagnetic Compatibility Engineering. Location:Wiley

Ü本文網址:https://www.5g-jump.org.tw/zh-tw/report/content/590



0則留言
瀏覽人數:1050
回上頁   回首頁
瀏覽人數:0
回上頁   回首頁