專欄文章

目前商用的通訊晶片主要是以互補式金屬氧化物半導體(CMOS)製程為主。使用CMOS製程最大的優點就是成本優勢，不只是單位面積的造價，亦包含與數位基頻電路的整合，但缺點是雜訊與功率規格皆不好。而在5G毫米波波束成形系統中，所採用的相位陣列技術，恰恰可大幅降低其應用於毫米波的門檻。

透過陣列調整相位讓它在接收或發射時同相，可增加其訊號雜訊比(Signal-to-Noise Ratio，SNR)與等效全向輻射功率(Equivalent Isotropically Radiated Power，EIRP)，讓它近似成有大功率和低雜訊特性的製程。

實現波束成形功能需利用到相位陣列技術，透過調整相移器的相位延遲，以滿足特定方向的電磁波傳達至相位陣列天線的時間差，來調整天線的指向性。以接收機為例，依據相移器所處的位置，主要可分為四種架構^[1]，分述如下。

射頻(radio-frequency，RF)路徑波束成形架構

此相移器操作在高頻並存在於主訊號的路徑上，優點是架構較簡單，易於重複使用，且混頻器的數目少；而缺點是因為相移器操作在高頻損耗較大，所以需要再加裝可調式放大器補償相移器損耗，同時需要達到低相位變化，使得可調式放大器設計難度提升。雖然只需一個混頻器，然而多個射頻相移器加上幾乎必備的可調式放大器，晶片面積沒有優勢，且高頻移相器相位解析度較低。

中頻(intermediate frequency，IF)路徑波束成形架構

相移器操作在中頻頻帶，優點是相移器操作在低頻，損耗小且低頻移相器相位解析度高；缺點是需要的混頻器數目多，且時脈分佈網路變得複 雜，使得該部分面積以及功耗大增。

本地(local oscillator，LO)路徑波束成形架構

相移器操作在時脈分佈上，優點是主訊號路徑損耗小， 且相移不會影響主訊號路徑；缺點是混頻器數目多，且需要時脈分佈網路和相位選擇器， 當天線數目越多時，其實現難度越高。

基頻(baseband，BB)波束成形架構

應用數位基頻處理來實現相移器，優點是場型實現的自由度最高，缺點則是每一路都需要額外的數位類比轉換器(Analog-to-Digital Converter，ADC)來處理訊號，尤其當系統頻寬越寬的時候，需要的傳輸速率亦愈高，耗電情形更顯嚴重。

       上述四種架構各有其優缺點，在晶片設計當中四種架構也都有人採用，設計者可視應用範圍和需求來選擇最合適的架構。近期亦因巨多輸入多輸出(multi-input multi-output，MIMO)系統的出現，使得各架構會有混合使用的機會^[2]-[3]。圖一為直角座標相移接收機 (Cartesian phase-shifting receiver)，低雜訊放大器(low-noise amplifier，LNA)的輸出訊號分成兩個路徑饋入兩個可變增益放大器(variable-gain amplifier，VGA)。

圖一、直角座標相移接收機

饋入IQ (in-phase/quadrature phase)混頻器(mixer)進行降頻到BB的IQ訊號。利用向量合成(vector sum)的技術，調整前述兩個VGA的增益，可以得到想要的相位。利用前述直角座標相移接收機原理，文獻^[3]提出一個整合八天線、雙基頻訊號串流的相位陣列超外差(super heterodyne)接收機晶片，如圖二所示。兩個基頻訊號處理晶片可以接收來自不同方向的訊號進行解調，達到多工的效果。

圖二、八天線，雙基頻訊號串流架構圖

參考文獻

[1]  H. Hashemi, G. Xiang, A. Komijani, and A. Hajimiri, “A 24-GHz SiGe phased-array receiver-LO phase-shifting approach,” IEEE Trans. Microw. Theory Tech., vol. 53, no. 2, pp. 614-626, Feb. 2005.

[2]  J. Paramesh, R. Bishop, K. Soumyanath, and D. J. Allstot, “A four-antenna receiver in 90-nm CMOS for beamforming and spatial diversity,” IEEE J. Solid-State Circuits, vol. 40, no. 12, pp. 2515-2524, Dec. 2005.

[3]  S. Mondal, R. Singh, A. I. Hussein, and J. Paramesh, “A 25–30 GHz 8-antenna 2-stream hybrid beamforming receiver for MIMO communication”, in IEEE RFIC Symp. Dig., Jun. 2017, pp. 112-115.