專欄文章

除了LTCC與HDI封裝技術外，以FOWLB為主的eWLB封裝技術已有超過10年發展歷程，廣泛應用於汽車與無線通訊產業，該技術除可滿足高密度I/O數之晶圓級封裝需求，亦能達到薄型化、無須載板封裝與低成本優勢。

根據市調機構Yole Developpement公司預估從2018至2024年，扇出型(Fan-Out)封裝之設備和材料收入從2018年2億美元增長到2024年７億美元，營收年複合成長率(Compound Annual Growth Rate, CAGR)超過20%，如圖一所示。

圖一、扇出型封裝技術之設備和材料營收年複合成長率預估(2018-2024年)

相較於其他封裝技術，如先前專欄文章所述之LTCC與HDI形式，扇出型封裝(Fan-Out Package)市場佔有率仍不高。但隨著蘋果A10處理器首次選用台積電所發展的整合扇出型(Integrated Fan-Out, InFO)封裝，此先進的封裝技術才廣泛被市場探討與接受。因此，因應5G與高效能運算應用需求蓬勃發展，相關眾家廠商也大幅增加資本支出與研發資源投入此未來即將被看好的晶圓級封裝技術。

傳統WLB封裝都採用Fan-In形式，用於低I/O接腳數的晶片封裝，但若減少晶片封裝面積，勢必會減少可容納的接腳數。隨著晶片設計複雜度提高，相對訊號輸出接腳數增加，Fan-In型態的封裝已不敷使用，需開始轉為可容納更多接腳數的擴散型Fan-Out技術。扇出型晶圓級封裝技術(Fan-Out Wafer Level Package, FOWLP)最早取決於英飛凌公司之嵌入式晶圓級球閘陣列(Embedded Wafer Level Ball Grid Array, eWLB)技術，應用於電源管理(PMIC) 晶片與射頻(RF)晶片等。

eWLB整體封裝結構可參照圖二所示，大致分為裸晶(Die)、模塑化合物(Mold Compound, MC)、重分佈層(Redistribution Layer, RDL)與介質層等構成要素。其做法為將裸晶嵌入模塑化合物中，於裸晶接點上引出金屬線路於重分佈層。在裸晶扇入區以及模塑封裝材料之扇出區會有介質層，可作為保護裸晶與金屬層間隔離功用，最後再利用錫球電性連結引導至下層PCB基板上。因此，對於Fan-In受限I/O接腳數仰賴晶圓面積而決定，Fan-Out則可透過外部金屬重分佈層來擴展I/O接腳數目。再者，Fan-Out不需額外的封裝載板或打線接合，且可以採用多個裸晶佈排達到整體性封裝，有效減少封裝厚度與成本。

圖二、eWLB堆疊封裝結構

另外，為使FOWLP技術可適合應用於AiP設計，台積電發展出InFO-AiP技術即在模塑化合物上形成一金屬層，此金屬層可用於設計天線輻射體，而既有的RDL層則可用於實現饋入端或接地面等。目前eWLB封裝技術已發展應用至毫米波車用雷達系統，且具有達量產規模之毫米波AiP應用。

參考資料

[1] Yueping Zhang, Junfa Mao, “An Overview of the Development of Antenna-in-Package Technology for Highly Integrated Wireless Devices”, PROCEEDINGS OF THE IEEE, Nov. 2019.

[2] PETE SINGER (2020), “A New Wave of Fan-Out Packaging Growth.” https://www.semiconductor-digest.com/2020/02/05/a-new-wave-of-fan-out-packaging-growth/.

[3] NXP Semiconductors (2018), “AN10439: Wafer-level chip-scale package (fan-in WLP and fan-out WLP).“ https://www.nxp.com/docs/en/application-note/AN10439.pdf.