跳到主要內容
 
:::

專欄文章

【十分鐘看懂】應用於5G毫米波CMOS功率放大器

2020-06-15 伍吉嘉

0

0

1267

本文歡迎連結!為尊重智慧財產,引用請註明出處。

 

功率放大器通常是無線通訊前端系統中最耗電的元件。如何提升毫米波互補式金氧半導體(Complementary Metal-Oxide-SemiconductorCMOS)功率放大器效能一直是重要的研究課題。

 

為了要達到較高的輸出功率,功率放大器輸出級的電晶體需要提供夠大的電壓與電流的擺幅(swing)CMOS功率放大器常見的提升輸出功率的方式有直接並聯功率結合(direct-shunt)、變壓器功率結合(transformer power combining)技術與電晶體堆疊(stacked-transistor)技術[1]

l 直接並聯功率結合技術

使用較大閘極總寬度(gate width)的電晶體來設計功率放大器,可以有較大的電流擺幅。然而,較大尺寸的電晶體的寄生效應也較為嚴重,可能導致高頻的增益不佳。比較直覺的方式是將數個尺寸較小的電晶體直接並聯起來,再設計適當的匹配網路來完成整個功率放大器。

l 電晶體堆疊技術

除了增加電流的擺幅,亦可採用增加電壓擺幅的方式來達到提升放大器的輸出功率。常見的方法即是使用電晶體堆疊 (stacked FET)技術,如圖一(a)所示。堆疊的電晶體數量愈大,所需要的直流電壓也愈高。因此會受限於系統可提供之電壓。

l變壓器功率結合技術

如圖一(b)所示,使用變壓器功率結合技術除了可以提高輸出功率,變壓器經過適當設計可同時達到阻抗匹配,因此可以以較小的面積來實現功率放大器設計。目前使用變壓器功率結合技術來設計CMOS功率放大器是最常用的方式。

 

 圖一、(a)堆疊電晶體功率結合技術,(b)變壓器功率結合技術

圖一、(a)堆疊電晶體功率結合技術,(b)變壓器功率結合技術

 

使用變壓器功率結合技術的功率放大器,其兩路徑放大器為差動操作,可在兩電晶體間可以加入中和化電容(neutralization capacitor),如圖二所示。藉由加入中和化電容可以消除電晶體閘極與汲極間的寄生電容 (gate-to-drain capacitorCgd),以提升電路整體的穩定性與放大器的增益。

圖二、中和化電容技術 

圖二、中和化電容技術

我們整理了幾篇近幾年28 GHz左右的CMOS功率放大器文獻,其特性比較表如表一所示 [2]-[7]。這些電路所使用的製程包括28 nm40 nm65 nm90 nm CMOS。其中僅有一篇為單端的設計,其餘皆為採用變壓器功率結合技術的設計。而這幾個功率放大器的飽和輸出功率(saturation powerPsat)都落在20 dBm以下,對應的最大功率附加效率(power-added-efficiencyPAE)都可以達到30%以上,甚至超過40%。功率放大器的性能除了輸出功率與效率外,增益也是非常重要。因為如果功率放大器增益過低,實際使用還需要另加一驅動放大器。驅動放大器的功耗(power consumption)也會影響系統整體的效率。因此我們在表中比較了一項文獻中常用的性能指標(FoM),包含了輸出功率、增益、效率與操作頻率。單以PAE來看,[7] 的功率放大器PAE較其他差,但此功率放大器的增益較高,實際在系統中可以不需要額外的驅動放大器,因此整體系統的效率不一定會較差。因此我們以FoM來比較時,就可以看出這部分的影響。

此外,5G毫米波系統是採用相位陣列的方式來實現。系統中需要許多功率放大器,因此功率放大器所需要的晶片面積也是重要的考量。在表一中,我們也列出單位晶片面積的輸出功率 (power density)提供參考。

表一、28 GHz CMOS功率放大器比較表

 表一、28 GHz CMOS功率放大器比較表

 

參考文獻

[1]  H. Wang, J.-H. Tsai, K.-Y. Lin, Z.-M. Tsai, and T.-W. Huang, “MM-wave integration and combinations,” IEEE Microwave Magazine, vol. 13, issue 5, pp. 49-57, July/Aug. 2012.

[2]  S. Shakib, H.-C. Park, J. Dunworth, V. Aparin, and K. Entesari, “A highly efficient and linear power amplifier for 28-GHz 5G phased array radios in 28-nm CMOS,” IEEE J. Solid-State Circuits, vol. 51, no. 12, pp. 3020-3036, Dec. 2016.

[3]  Y. Zhang and P. Reynaert, “A high-efficiency linear power amplifier for 28GHz mobile communication in 40nm CMOS,” in IEEE RFIC Symp., July 2007.

[4] K.-C. Chiang, T.-C. Tsai, I. Huang, J.-H. Tsai, and T.-W. Huang, “A 27-GHz transformer based power amplifier with 513.8-mW/mm2 output power density and 40.7% Peak PAE in 1-V 28-nm CMOS,” in IEEE MTT-S Int. Microw. Symp. Dig., June 2019, pp. 1283-1286.

[5] B. Park, S. Jin, D. Jeong, J. Kim, Y. Cho, K. Moon, and B. Kim, “Highly linear mm-Wave CMOS power amplifier,” IEEE Trans. Microw. Theory Tech., vol. 64, no. 12, pp. 4535-4544, Dec. 2016.

[6]  S. N. Ali, P. Agarwal, J. Baylon, S. Gopal, L. Renaud, and D. Heo, “A 28GHz 41%-PAE linear CMOS power amplifier using a transformer-based AM-PM distortion-correction technique for 5G phased arrays,” in IEEE Int. Solid-State Circuits Conf. Dig., Feb. 2018, pp. 406-407.

[7]  Z.-J. Huang, B.-W. Huang, K.-Y. Kao, and K.-Y. Lin, “A high-gain continuous class-F power amplifier in 90-nm CMOS for 5G communication,” in 2019 Asia-Pacific Microwave Conference Technical Digest, Dec. 2019.

Ü本文網址:https://www.5g-jump.org.tw/zh-tw/report/content/482

 



0則留言
瀏覽人數:1267
回上頁   回首頁
瀏覽人數:0
回上頁   回首頁